1/5/7
DIALOG(R) File 347: JAPIO
(c) 2002 JPO & JAPIO. All rts. reserv.

02835768

METHOD OF FORMING POLYCRYSTALLINE SILICON GATE FET

PUB. NO.: 01-133368 [JP 1133368 A]
PUBLISHED: May 25, 1989 (19890525)
INVENTOR(s): JIYON ROBAATO EBEANESHII
JIYON EDOWAADO KUROUNIN
JIEROOMU BURETSUTO RASUKII

APPLICANT(s): INTERNATL BUSINESS MACH CORP <IBM> [000709] (A Non-Japanese

Company or Corporation), US (United States of America)

APPL. NO.: 63-137585 [JP 88137585] FILED: June 06, 1988 (19880606)

PRIORITY: 7-84,719 [US 84719-1987], US (United States of America),

August 13, 1987 (19870813)

INTL CLASS: [4] H01L-029/78; H01L-021/28; H01L-021/88

JAPIO CLASS: 42.2 (ELECTRONICS -- Solid State Components)

JAPIO KEYWORD: R097 (ELECTRONIC MATERIALS -- Metal Oxide Semiconductors,

MOS); R129 (ELECTRONIC MATERIALS -- Super High Density

Integrated Circuits, LSI & GS

,					
		.,			
	i.				

⑩ 日本国特許庁(JP)

① 特許出額公開

⑫ 公 開 特 許 公 報 (A)

平1~133368

@Int_Cl_4

識別記号

庁内整理番号

母公開 平成1年(1989)5月25日

29/78 H 01 L

21/28

P-8422-5F 301 301 S-7638-5F

21/88 Q-6708-5F

審查請求 有

請求項の数 1 (全7頁)

🛛 発明の名称

ポリシリコン・ゲートFETの形成方法

の特 願 昭63-137585

23出 願 昭63(1988)6月6日

符先権主張

發1987年8月13日發米国(US)到084719

明者 ⑫発

ジョン・ロバート・エ

ベアネシィ

クロウニン

アメリカ合衆国ヴアーモント州エセツクス、ソウミル・ロ

ード600番地

73発 明者 ジョン・エドワード・

アメリカ合衆国ヴアーモント州ミルトン、サンセツト・サ

ークル・ドライブ、アール・エフ・ディ3番地

73発 明者 ジエローム・ブレツ

ト・ラスキイ

アメリカ合衆国ヴアーモント州エセツクス・ジヤンクショ

ン、マリイ・ロード11番地

題 人 രഷ

インターナショナル・ ビジネス・マシーン

アメリカ合衆国10504、ニユーヨーク州アーモンク(番地

なし)

ズ・コーポレーション

砂代 理 人 弁理士 山本 仁朗 外1名

明 111

- ポリシリコン・ゲートFET 1. 発明の名称 の形成方法
- 2. 特許領求の範囲
- (a) パターン付けされたポリシリコン層上にゲー ト・マスクを有するゲート・スタックを半導体基 板上に形成し、
- (b) 上記ゲート・スタックに自己整合したソース 領域、ドレイン領域およびこれらの領域に対する ケイ化物電極を形成し、
- (c) 上記ゲート・スタックの厚さにほぼ等しい厚。 さを有する絶縁雕を上記基板上に付着し、
- (d) 上記ゲート・マスクの上面を露出するように 上記絶縁題を平坦化し、
- (e) 上記ゲート・マスクを除去して上記ポリシリ コン暦を露出させ、
- (f) 露出された上記ポリシリコン層に低抵抗設置 材を付着してゲート電極を形成すること、 を含むポリシリコン・ゲートFETの形成方法。

- 3. 発明の詳細な説明
- A. 産業上の利用分野

本発明は、電界効果トランジスタ(FET)デ パイスのソース電極、ゲート電極、ドレイン電極 の面積抵抗率を減少させることに関する。

B. 従来の技術

高密度半導体メモリ・デバイスを製造する際に は、多数の記憶セルをただ1本の導線に沿って結 合する。この導線(すなわち、ワード線)は、通 常、ある記憶セルを構成するデパイスのうち少な くとも1個のデパイスの制御電極を形成する。た とえば、記憶コンデンサと結合されているトラン ジスタを含むいわゆるワンデバイス式動的ランダ ム・アクセス記憶セルでは、ワード線はトランジ スタのゲート電標を形成する。

当技術では、アルミニウムなどの低抵抗導体を 用いてワード線の面板抵抗率を減少させることが 知られている。 1970年代の初期ないし半ばか ら、これらの材料が当産業界に広く受け入れられ てきた。しかし、自己整合式FRT(ゲート関極

によって部分的に面定される基板の領域中にソースおよびドレイン不純物領域が住入されている) が開発されて、ポリンリコンなどの耐熱性導体の 採用が必要となった。

面積抵抗率を減少させるもう一つの方法は、ポリシリコン・ゲートの上面(すなわち「ストラップ」)に耐火金属ケイ化物を形成させるものである。 通常、米国特許第4593454号明認書(1986年6月10日付けでポードラン

コン・ゲートで極の側壁に付着させると、ゲート で極の上面に形成したケイ化物がソース/ドレイン領域に形成されたケイ化物に接続されるのが防止されることに留意されたい。

ポードラン (Baudrant) 等の特許明細書に例示 されるような、一般的なゲートおよびソース/ド レインの同時ケイ化物形成プロセスには、いくつ かの欠点がある。半導体業界での最近の傾向は、 ソース/ドレイン拡散領域の深さを0.5ミクロ ン以下まで減少させることである。このいわゆる 「浅い接合邸」は、FETのチャンネル長さが1 ミクロンのパリア以下に減少しているので、突抜 け欠陥に対する抵抗力が増す。耐火金属を浅い接 合部の上に付着させてその上にケイ化物を形成さ せる場合、ケイ化物反応中に消費される接合部の シリコンの量がこの浅い接合部領域の特性を大幅 に低下させることがある。従来技術では、耐火金 瓜の付着に先立って浅い接合部の製面に余計にり リコンを取り組むことによってこの問題に対処し ている。たとえば、IBMチクニカル・ディスク

ロージャ・ブルテン (IBM Technical

Disclosure Bulletin)、第20巻、第9号、1 978年2月、3480~3482頁に所載の 「非常に残い接合銀構造用の制御されたオーム接 点およびプレーナ化(Controlled Ohmic Contact and Planarization For Very Shallow

Junction)」と図するリーズ(Reith)等の論文に示されているように、ケイ化物形成後の浅い接合部の保全性を維持するために、注入後にエピタキシャル・シリコンを成長させる。このプロセスは、取捨選択を迫る。選択的エピタキシャル成長によりソース/ドレイン領域のシリコン消費量を減らすと、このプロセスにつきものの高温によってソース/ドレイン・ドーパントが基板内にさらに叩き込まれ、したがって所期の浅い接合部の特性が低下する。

米国特許明細書第4587718号(1988年5月13日付けでハーケン(Haken)等に授与)では、ソース/ドレインケイ化物に先立ってゲート電極ケイ化物が形成される。窒化物マスクを使っ

て、デバイスの範囲を完全に覆う酸化物の上面に ポリシリコン・ゲートを画定する。次いで、窒化 物/ポリシリコン・スタックを住入マスクとして 用いて、この酸化物層中への注入により、ソース **ノドレイン拡散領域を形成する。それから、変化** 物マスクを除去して、耐火金属層を基板上に付着 させる。ソース/ドレイン領域は酸化シリコン燈 で亙われているので、耐火金属層(この場合はタ ンタル) が露出したポリシリコン・ゲートと反応 もても、このソース/ドレイン間の上にケイ化物 が形成されない。ゲート電極ケイ化物形成プロセ スの完了後、ソース/ドレイン拡散領域の上の酸 化物圏を除去して、チタンの第2層を基板に付着 させる。続くソース/ドレイン・ケイ化物反応の 間に、前に形成したケイ化チタン・ゲート電極は その厚みを増す。こうして、ゲート電極上に厚い ケイ化チタン麿が形成され、ソース/ドレイン領 域の上に薄いケイ化チタン酒が形成される。

また、米国特許明細書第4453306号(1 984年6月12日付けでリンチ(Lynch)等に 授与)をも参照のこと。ゲート電極ケイ化物の形成後、電極の上面を酸化物で被置する。続いて、ポリシリコンをデバイスに付着させ、ソース/ドレイン領域の上にだけかおさるようにパターン付けする。次いで、コバルトをデバイスに付着させ、焼成してソース/ドレイン領域上にケイ化コバルト電極を形成させる。ケイ化物ゲート電極の上面の酸化物により、その上にケイ化物がさらに形成されることが防止される。

周で覆う場合には、ポリシリコン・ドーパントが (耐火金属ケイ化物中でのドーパントの拡散性が 高いため)互いに混合して上記の2重仕事関数の 利点を破壊することがある。

したがって、当業界では、面積抵抗率の低い金 肉ストラップ付きポリシリコン・ゲート電極なら びにケイ化物ソース/ドレイン電極を有するFE Tデバイスを提供する必要が生じている。

C. 発明が解決しようとする問題点

本発明の目的は、面積抵抗率ができるだけ低い FETデバイス用の金属ストラップ付きポリンリ コン・ゲート電極を提供することにある。

本発明のもう一つの目的は、FETデバイスの ソース/ドレイン領域用の、面積抵抗率が低いケ ィ化物電極を提供することにある。

本発明のもう一つの目的は、上面が平面状で面 板抵抗率が低いFETテバイスを提供することに ある。

本発明のさらに別の目的は、FETデバイス用 のできるだけ浅いソース/ドレイン領域を提供し、 リンリコン層の上面に付着させた場合、これらの 層は、後の注入ドライブ・インおよびソース/ド レインケイ化物形成ステップ中に反応して、ケイ 化物を生じる。このため、ケイ化タングステンの 形成により(純粋なタングステンに比べて)が一 ト理極の面積抵抗率が大幅に増加する。同様に、 アルミニウム層(またはアルミニウム/シリコン などのアルミニウム合金)の物理的/電気的性質 は、こうした高い処理程度にさらされると大幅に 低下する。

ゲート価極上に耐火金属ケイ化物を形成することはよりもう一つの潜在的問題が出てくる。CMOS回路には、いわゆる「2重仕事関数」式ゲート電極を利用するものがある。この技術では、アチャンネル・デバイスの特性を向上させるために、ロチャンネル・デバイスおよびアチャンネル・デバイス用のポリシリコン・ゲートを、それぞれア型およびN型のドーパントでドープする。後でオイ化物を形成させるため、これらの異なる方式でドープしたポリシリコン・ゲート電極を耐火金属

同時にソース/ドレイン 領域用の面積抵抗率が低いケイ化物電極を提供することにある。

本発明のさらに別の目的は、2重仕事関数ドーパントの相互混合を起こさずに、FETのゲートで係の面積低抗率を最小にすることにある。
D. 問題点を解決するための手段

リコン 周を認出させる関口部を画定する。 N型および P型のドーパントを露出ポリシリコンの特定の領域に導入して、 2重仕事関数ゲートを画定し、面積抵抗率の低い、電性材料を基板に付着させて、上記船線体層中の関口部を少なくとも部分的に充填して、 平坦化した絶線体層と相対的に同一平面内にある上記 FETのゲート電極を形成させる。 E. 実施例

第1図に示すように、基板上にポリシリコンの 図30と窒化シリコンの圏40を形成させる。基 板1は、P・型のく100>単結晶シリコン成 ウェハであり、その中に分離領域10が形で れている。実際には、P・基板上に存いP・型ェ れている。実際には、P・基板上に存いP・型ェ を放長させ、エピタキシャル層の 定の分中にN型ウェルを形成させる。エピタキ シャル層とN型ウェルを形成させる。エピタキ シャル層とN型ウェルは、図が簡単になるように、 示していない。分種領域10は、通常の半埋設で していない。分種領域10は、通常の半埋設で し、本発明は、分類領域の幅を厳密に制御しなけ ればならない

厚さ100オングストロームの敵化シリコン層である。実際には、適当な誘電特性を有するその他の構造体(たとえば、酸窒化シリコンと酸化シリコンと酸でで、強化シリコンの層)を使用することもできる。次いで、通常の技法を用いて誘電体層20上に厚さ2000オングストロームのP型多結晶シリコン30を付着させ、やはり適常の技法を用いてポリショクとを開る0上に厚さ2500オンクストロームの化学の気格を受ける

第2図で、感光性ポリマ(たとえば、ノポラックをベースとするフォトレジスト)を変化シリコン暦40上に被覆し、露光し現象してほぼ垂直な関連を有するフォトマスク50を確定する。次に窒化シリコン暦40およびポリシリコン暦30の露出部分を続けて指向性モードでエッチングして、窒化シリコン部分40Aとポリシリコン部分30Aを含むゲート・スタック100を固定する。実際には、窒化シリコン間はCF4/O2ブラズマに

次に、分離領域10の形成後、ドーパントを基 仮内へ単に住入することにより、拡散領域15を 形成させる。拡敗領域15は、N型ドーパントを 住入または拡散することによって形成される。領 域15の目的は、あとで形成されるFETデバイ スのしきい電圧を制御することである。

拡散領域15を設けた後、基板の露出面上に誘 可体暦20を形成させる。通常、誘致体層20は、

さらすことによりパターン付けでき、ポリシリコン 国はHCO/CQ2気体プラズマにさらすことによりパターン付けできる。

工程のこの特点で、変化シリコン部分40Aがポリシリコン・ゲート電極30Aの上でマスキング構造体を画定していることに留意されたい。

剛璧スペーサ60の形成後、ソース領域70お よびドレイン領域80を形成させ、その上にそれ ぞれケイ化物電極70A、80Aを形成させる。 拡散領域およびケイ化物電極は、いくつかの技法 のうちの1つを使って形成させることができる。 1つの技法は、単にゲート・スタック100を住 入マスクとして使ってドーパント・イオンを注入 して拡散領域を固定し、基板の上にコパルトやチ タンなどの耐火金鷹を付着させ、構造体を焼成し て接合部領域の上にCoSizまたはTiSlzを 形成させるものである。窒化シリコン40Aおよ び側壁60は耐火金属がポリシリコン30と結合 してゲート・ケイ化物を形成するのを防止してい ることに留意されたい。第1の代案は、まず鮮出 したシリコン領域の上にエピタキシャル・シリコ ンを成長させてケイ化物反応中に相受されるシリ コンの量を減少させ、次いで上記の住入、耐火金 **両付着、アニールの各ステップを実行するもので** ある。この第1の代案は、浅い接合部が必要なと きに採用される。第2の代案は、耐火金属(たと

えば、コバルト)を付着させ、基板を熱処理して (シリコン・リッチなケィ化物の形成には不充分 な温度または時間でアニールを行なうことにより) 企画リッチなケイ化物を形成させ、金属リッチな ケイ化物を除去せずに耐火金属を除去し、金属リッ チなケイ化物中にイオンを注入し、基板をアニー ルしてドーパントを金属リッチなケイ化物中から 叩き出して扱いソース/ドレイン接合都領域を画 定し、同時に金瓜リッチなケイ化物をシリコン・ リッチなケイ化物に変換する。この第2の代案は、 選択的エピタキシャル・シリコンの成長を必要と せず、浅い接合部と両立する点で、より好ましい。 どちらの方法を選んでも、鍵となる要因は、ポリ シリコン・ゲートの上面にマスキング構造が存在 する状態で工程を実行することである。すなわち、 通常は800℃~1000℃の範囲の温度で行な われるケイ化物形成ステップとドーパント拡散ス テップを、FETのゲート電極が完全に形成され る前に実行する。

第4回に示すように、次に、好ましくは二酸化

第5 図に示すように、次に、共影周 9 0 の表面をブレーナ化すなわち平坦化して、ゲート・スタック 1 0 0 の上面より上に延びる部分 9 0 A を除去する。 共形層 9 0 をブレーナ化する好ましい方法は、ウェハを研磨スラリの存在下で機械的研磨処

理にかけることである。さらに具体的に言うと、 カポット (Cabot) 社から「カポット (Cabot) S COllの商品名で市版されているステリを、8~ 8 P S I の圧力に保持されたS u b a IV 有孔研磨 パッドを備えたストラスポー(Strasbaugh)ウェ ハ研磨具に供給する。この処理を約4分間行なう と、部分80Aを除去しパルク膜80をプレーナ 化するのに充分であることが判明している。すな わち、共形層80の部分80Aを除去した後、研 避パッドが残りの共形暦の上面に接触する。 研修 パッドがパルク共形層の表面に接触するとき、研 庭パットの受ける 除株力が大幅に増大することが 判明している。研磨パッドの受ける力を監視して、 研磨処理をこの時点で停止し、あるいはその後度 敵量の時間だけ継続することができる。したがっ て、第5回に示すように、強化シリコン・マスキ ング構造体の上面は共形層80の残りの部分とほ は同一平面上にあり、その部分によって露出され ている。もう一つのプレーナ化の方法は、共形般 化物暦90の表面をフォトレジスト間で被摺し、 基板をエッチャントにさらして、フォトレジストおよび下にある酸化物をほぼ同じ速度で除去させることから成る。フォトレジストは非共形層なので、その平面状の上面が単に酸化物層中で複製される。

次に、第8図に示すように、窒化シリコン・マスキング構造体を除去して下にあるポリシリコン・ゲート30Aの部分を齧出させる。実際には、温度185℃にさらすことにより、H₃PO4溶媒に二酸化シリコンまたはポリシリコンをあまり侵食せずに、窒化シリコンを除去することができる。

窒化シリコン・マスクの飲去後、Nチャンネル・デバイスの上にブロック・マスクを付着させ、露出したパイア内部の露出したポリシリコンにP型不純物を注入する。次いで、第2のブロック・マスク(第1のブロック・マスクの相補形)を固定し、露出したポリシリコンにN型ドーパントを注入する。したがって、ポリシリコンをパターン付けした後、強化シリコン・マスクを除去してから、2重仕事関数注入を実行する。ポリシリコンのバ

F. 発明の効果

したがって、本発明の方法は、面積抵抗率が低いゲート電極ならびにケイ化物のソース電極とドレイン電極を備えたFETデバイスをもたらす。 本発明の方法により、ソース/ドレイン・ドーバ ターン付けより前に住入を行なう場合には、得られるNおよびPドーブ・ポリシリコン領域が後で異なる速度でエッチングされてしまう。パターン付けの後に住入を行なう場合は、窒化シリコン・マスクを貫通するのに必要な注入エネルギーが高いため、他の構造体に望ましくないドーピングが施されることがある。

最後に、金属30Bを(必要に応じて)付着させ面定して、FETゲート電極をストラップ化させる。選択性タングステンの金属層30Bを形成するのが好ましい。VLSI用のタングステンモの他の耐火金属II (Tungsten and Other

Refractory Metals for VLSI ①)、(会議要音集、1988年11月12~14日)、147~155ペーツ所味の「パリアン/トレックス式冷壁化学的気相成長反応器中での選択的タングステン付着(Selective Tungsten Deposition in a Varian/Torrex Cold Vali CVD Reactor)」と駆する、フォスター(Foster)等の趋文中に論じられている条件下で、タングステンをシリコン上で

ント拡散ステップおよびケイ化物形成ステップに 関連した熱処理ステップを実行してから初めて、 タングステン・ボリシリコン複合ゲート電極のタ ングステン成分が導入される。したがって、タン グステンは(適常、基度約800℃でシリコンと の間でケイ化物を形成するが)、下にあるポリシ リコンと反応してケイ化物を生じることがなく、 このため、複合ゲート電極の面積抵抗率が大幅に 減少する。

本是明のもう一つの利点は、最終構造が、最終になって、超と問題の共形酸化物層の間で平面したがって、形成してるとである。したがって、形成させるとは、ない、平面状の上面を形成するのに、このリフローを形成するので、このリフローを形成するので、このリフローをでは、平面でははない。通常のデベイス要はない。通常では、本発明によれば従来のデベイス要としたでは、本発明によれば従来のだが不要としたのがでは、本発明によれば従来の危険がさらに減少したの金属を用いる構造に適したド


ETディイスかもたらされた。


本発明のもう一つの利点は、ポリシリコンの上面にある金属が2重仕事関数ポリシリコン・ドーパントの相互混合を起こさせないことである。したがって、本発明により、2重仕事関数のCMOSポリシリコン・ゲート技術と両立する、面積抵抗率が低いゲート電極がもたらされる。


4. 図面の簡単な説明


第1図ないし第6図は、本発明の一連の工程を 施される半導体基板の断面図である。


1 ···・ 基板、10 ··・・ 絶縁層、15 ··・・ 拡散領域、20 ··・・ 誘電体層、30 ··・・ ポリシリコン、40 ··・・ ケイ化シリコン、50 ··・・ フォトマスク、80 ··・・ 倒壁スペーサ、70 ··・・ ソース領域、70 A、80 A ··・・ ケィ化物電極、80 ··・・ ドレイン領域、90 ··・・ 共形層、100 ··・・ ゲート・スクェク。











					•	
	• • •		•			
						1
				Ť		
	 					